9.（数电课本第 6 章） 触发器

9.1 引言

时序逻辑电路：任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态有关。

触发器：是一种能够**存储、记忆1位二进制码**的器件，是时序数字电路的基本单元电路。

触发器的输出状态有两种：0和1。

触发器的逻辑功能有4种：置0、置1、翻转和保持。

触发器可以按工作方式和逻辑功能分类：

按工作方式分为基本SR触发器(无时钟)和时钟触发器。


按逻辑功能分为SR触发器、JK触发器、D触发器、T触发器、T′触发器。


9.2 基本RS触发器

9.2.1 与非门构成的基本RS触发器

$\overline{R}_D$— Reset直接复位端(置0端)


$\overline{S}_D$— Set直接置位端(置1端)






R_D— Reset直接复位端(置0端)

S_D— Set直接置位端(置1端)






1.工作原理

基本RS触发器有两个稳态：$Q=1$、$\bar{Q}=0$；　$Q=0$、$\bar{Q}=1$

原状态(原态)用 Q或Q^n表示，新状态(次态)用Q^{n+1}表示。



基本RS触发器功能表

$\bar{R}_d$	$\bar{S}_d$	Q^{n+1}	$\bar{Q}^{n+1}$	功能
0	1	0	1	置0
1	0	1	0	置1
1	1	Q^n	$\bar{Q}^n$	保持
0	0	1^*	1^*	不确定禁用


2. 缺点


①输入直接决定输出，容易被干扰→引入时钟


②存在约束，输入不能同时有效

9.3 时钟触发器

9.3.1 时钟RS触发器 ←为了解决输入信号直接控制输出问题









当 $CP=0$ 时，触发器保持原状态，与输入无关。

当 $CP=1$ 时，完成基本RS触发器功能，得到时钟RS触发器的输出状态。

为了保留原有基本RS触发器的直接置0端和直接置1端，将电路修改，增加不受时钟控制的 $\overline{R}_d$、$\overline{S}_d$ 端，称为异步清零端和异步置位端。

功能表






CP	$\overline{R}_d$	$\overline{S}_d$	R	S	Q^{n+1}	$\overline{Q}^{n+1}$	功能
×	0	1	×	×	0	1	异步置0
×	1	0	×	×	1	0	异步置1
0	1	1	×	×	Q^n	$\overline{Q}^n$	保　持
1	1	1	0	0	Q^n	$\overline{Q}^n$	保　持
1	1	1	0	1	1	0	同步置1
1	1	1	1	0	0	1	同步置0
1	1	1	1	1	1*	1*	禁用


9.3.2 D触发器

1.电路结构和工作原理

D触发器只有一个数据输入端D 。

CP=1时，当D=1输出Q=1；当D=0输出Q=0。当CP=0时，触发器保持不变。






$$Q^{n+1} = D$$

2. 边沿D触发器


为提高抗干扰能力，应使触发器仅在*CP*边沿接收输入信号，并完成输出状态转换。因此D触发器产品主要是边沿触发器，采用主从结构或维持阻塞结构。



CP=1期间，主锁存器输出$Q_{主}$跟随输入*D*动作。此时由于从锁存器的时钟为0，所以输出保持不变。

*CP*由1变为0瞬间，主锁存器输出$Q_{主}$由此刻的输入*D*决定。且在*CP*=0期间不会改变。此时从锁存器的时钟为1，其输出由不改变的$Q_{主}$决定。


2. 边沿触发器




D触发器功能表

CP	$\overline{R}_d$	$\overline{S}_d$	D	Q^{n+1}	$\overline{Q}^{n+1}$	功能
×	0	1	×	0	1	异步置0
×	1	0	×	1	0	异步置1
0	1	1	×	Q^n	$\overline{Q}^n$	保持
1	1	1	0	0	1	同步置0
1	1	1	1	1	0	同步置1


【例1】画出D触发器在给定输入和时钟作用下，对应输入的输出信号波形，设初始状态Q=0。





D触发器应用


分析下面组合电路的逻辑功能。




四路抢答器

9.3.3 边沿JK触发器

1. 逻辑符号



(a)时钟下降沿触发



(b)时钟上升沿触发

2. 功能表


J	K	Q^n	Q^{n+1}	功能
0	0	0	0	$Q^{n+1}=Q^n$ 保持
0	0	1	1	
0	1	0	0	$Q^{n+1}=0$ 置 0
0	1	1	0	
1	0	0	1	$Q^{n+1}=1$ 置 1
1	0	1	1	
1	1	0	1	$Q^{n+1}=\overline{Q}^n$ 翻转
1	1	1	0	

9.3.3 边沿JK触发器

3. 特性方程

$$Q^{n+1} = J\bar{Q} + \bar{K}Q$$

4. 状态转换图




5. 驱动表


触发器在时钟作用前后的状态发生转换，转换的条件可以用驱动表表示。驱动表也称激励表。


Q	Q^{n+1}	J	K
0	0	0	x
0	1	1	x
1	0	x	1
1	1	x	0

【例2】画出JK触发器在给定输入和时钟作用下，对应输入的输出信号波形，设初始状态Q=0。




9.3.4 T触发器






$$Q^{n+1}=T\overline{Q}^{n}+\overline{T}Q^{n}$$


$$Q^{n+1}=T\oplus Q^{n}$$




6.3.5 T′触发器


$$Q^{n+1}=\overline{Q}^{n}$$








T触发器应用





分频器（计数器）

9.3.6 不同功能触发器的转换

关键：找出被转换触发器的激励条件。


利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。

【例1】 将JK触发器转换为T′触发器。

待转换触发器的特性方程：$Q^{n+1}=J\bar{Q}^n+\bar{K}Q^n$

目标触发器的特性方程：$Q^{n+1}=\bar{Q}^n$

当$J=K=1$，两触发器的特性方程式相等。




答案不唯一：$J=\bar{Q}^n, K=Q^n$

【例2】将D触发器转换为T′触发器。

待转换触发器的特性方程：$Q^{n+1}=D$

目标触发器的特性方程：$Q^{n+1}=\bar{Q}^n$

对比结果：$D=\bar{Q}^n$




【例3】D触发器→JK触发器

待转换触发器的特性方程：$Q^{n+1}=D$

目标触发器的特性方程：$Q^{n+1}=J\bar{Q}+\bar{K}Q$

对比结果：$D=J\bar{Q}+\bar{K}Q$



触发器小结

1、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：

① 有两个稳定的状态（0状态和1状态）

② 在外界信号作用下，两个稳定状态可相互转换；没有外界信号作用时，保持原状态不变。

因此，触发器具有记忆功能，常用来保存二进制信息。

2、触发器的逻辑功能

指触发器次态Q^{n+1}与现态Q^n及输入信号之间的逻辑关系。

触发器逻辑功能的描述方法主要有特性表、卡诺图、特性方程、状态转换图和波形图（时序图）。

3、触发器的分类：按逻辑功能

- RS触发器 $\begin{cases} Q^{n+1}=S+\bar{R}Q^{n} \\ SR=0 \end{cases}$
- JK触发器 $Q^{n+1}=J\overline{Q^{n}}+\bar{K}Q^{n}$
- D触发器 $Q^{n+1}=D$
- T触发器 $Q^{n+1}=T\overline{Q^{n}}+\bar{T}Q^{n}$
- T′触发器 $Q^{n+1}=\overline{Q^{n}}$

熟练掌握D、JK、T、 T′触发器的功能和描述方法，掌握触发器逻辑功能的转换。

本章练习

1、自我检测：自行练习
2、习题：4、6、7、8。